Show simple document record

dc.contributor.advisorPioro-Ladrière, Michelfr
dc.contributor.authorHarvey-Collard, Patrickfr
dc.date.accessioned2015-02-24T14:39:48Z
dc.date.available2015-02-24T14:39:48Z
dc.date.created2013fr
dc.date.issued2013fr
dc.identifier.urihttp://hdl.handle.net/11143/6586
dc.description.abstractLes transistors mono-électroniques (SETs) sont des dispositifs ayant un grand potentiel d'applications, comme la détection de charge ultra-sensible, la logique à basse consommation de puissance, la mémoire ou la métrologie. De plus, la possibilité de piéger un seul électron et de manipuler son état de spin pourrait permettre des applications en informatique quantique. Le silicium est un matériau intéressant pour fabriquer l'îlot d'un SET. Son gap semi-conducteur permet le fonctionnement du dispositif dans le régime à un seul électron ou trou et pourrait permettre d'étendre la plage d'opération du SET en température en augmentant l'énergie d'addition du diamant central de la valeur du gap. En outre, le silicium bénéficie de plus de quarante années d'expertise en microfabrication et d'une compatibilité avec la technologie métal-oxyde-semi-conducteur complémentaire (CMOS). Cependant, la fabrication de ces dispositifs fait face à de sérieuses limitations à cause de la taille nanométrique requise pour l'îlot. À ce jour, les procédés de fabrication proposés permettant l'opération à la température ambiante sont trop peu reproductibles pour permettre des applications à grande échelle. Dans ce mémoire de maîtrise, la fabrication de transistors mono-électroniques en silicium (Si-SETs) pour le traitement classique et quantique de l'information est réalisée avec un procédé nanodamascène. Le polissage chimico-mécanique (CMP) est introduit comme étape clef de la fabrication du transistor, permettant le contrôle au nanomètre près (nanodamascène) de l'épaisseur du transistor. Cet outil permet la fabrication de dispositifs ayant une géométrie auparavant impossible à réaliser et ouvre la porte à l'innovation technologique. De plus, un procédé de gravure du silicium par plasma à couplage inductif (ICP) est développé pour permettre la fabrication de nanostructures de silicium sur une nanotopographie alliant le nano et le 3D. Les Si-SETs fabriqués sont caractérisés à basse température et démontrent du blocage de Coulomb avec une énergie de charge de plus de 100 meV, soit quatre fois la température ambiante. De plus, le régime à un seul électron et les effets quantiques du confinement dans ce régime sont observés. Pour la première fois, le gap complet du silicium et les premiers diamants sont mesurés sur un dispositif fabriqué avec un procédé reproductible et industrialisable. Le diamant central voit son énergie d'addition augmentée de la valeur du gap du silicium, pour un total de plus de 1200 meV, soit 46 fois la température ambiante. Cette caractéristique pourrait ouvrir la porte à des applications en logique basse puissance dans un mode de transport à plusieurs électrons laissant circuler dix fois plus de courant dans l'état ouvert, tout en conservant le bas courant dans l'état fermé d'un SET.fr
dc.language.isofrfr
dc.publisherUniversité de Sherbrookefr
dc.rights© Patrick Harvey-Collardfr
dc.subjectNanofabricationfr
dc.subjectGravure plasmafr
dc.subjectPolissage chimico-mécaniquefr
dc.subjectNanoélectroniquefr
dc.subjectInformatique quantiquefr
dc.subjectLogique basse puissancefr
dc.subjectOpération à température ambiantefr
dc.subjectSiliciumfr
dc.subjectTransistor mono-électroniquefr
dc.titleFabrication de transistors mono-électroniques en silicium pour le traitement classique et quantique de l'information : une approche nanodamascènefr
dc.typeMémoirefr
tme.degree.disciplinePhysiquefr
tme.degree.grantorFaculté des sciencesfr
tme.degree.levelMaîtrisefr
tme.degree.nameM. Sc.fr


Files in this document

Thumbnail

This document appears in the following Collection(s)

Show simple document record