Show simple document record

dc.contributor.advisorDrouin, Dominiquefr
dc.contributor.authorGriveau, Damienfr
dc.date.accessioned2015-02-23T18:27:55Z
dc.date.available2015-02-23T18:27:55Z
dc.date.created2013fr
dc.date.issued2013fr
dc.identifier.urihttp://hdl.handle.net/11143/6180
dc.description.abstractDepuis 1965, la loi de Moore, loi de doublement du nombre de transistors dans une puce tous les deux ans, n’a jamais été contredite. II faut attendre septembre 2007 pour que son inventeur lui-même, Gordon Moore, ne la considère plus valide et estime sa fin dans les dix à quinze ans à venir. Le problème des limites physiques de la technologie CMOS actuelle est alors aujourd’hui posé : jusqu’où la miniaturisation peut-elle continuer? Combien d'atomes faut-il pour faire un transistor fonctionnel ? Y a-t-il d'autres matériaux que les semiconducteurs qui permettraient d'aller au delà des limites physiques, ou encore d'autres moyens de coder l'information de façon plus efficace? La technologie des transistors à un électron (SET, Single Electron Transistor) est une des solutions possible et semble très prometteuse. Bien souvent cantonné à un fonctionnement bien en dessous de la température ambiante, les premiers SETs métalliques démontrant un caractère typique de blocage de Coulomb à des températures dépassant 130 °C sont une des premières réussites du projet "SEDIMOS" ici à l'Université de Sherbrooke. Véritable couteau-suisse, le SET présente des caractéristiques électriques qui vont au delà de la technologie CMOS actuelle tout en pouvant copier cette dernière sans grande difficulté. Dans un circuit, il faut cependant lui adressé [i.e. adresser] certains problèmes tel [i.e. tels] qu’un faible courant de commande, un faible gain en tension et un délai important. Mais tous ces aléas peuvent être cependant contournés ou réduits par une conception adaptée de ces circuits. Cependant, il existe une difficulté à fabriquer de multiples SETs ayant des caractéristiques électriques similaires. En outre, les circuits peuvent exiger des SETs avec un haut niveau de performance. Souhaitant repousser les limites actuelles de la logique SET, le but de cette maîtrise est de réaliser un inverseur SET développant principalement les deux caractéristiques critiques mentionnées dans le paragraphe précédent. Sous un travail à température ambiante, voir supérieur, l'inverseur devra développer un gain en tension supérieur à l'unité. Les SET métalliques présentés dans ce travail sont fabriqués sur un substrat de silicium oxydé par oxydation sèche. Le procédé de fabrication utilisé est cependant compatible avec l'unité de fabrication finale du CMOS, Back End of Line (BEOL). Un coût réduit, un faible bilan thermique, et une amélioration de la densité d'intégration dans le cadre d'une production de masse de circuits hautement intégrés rendent ce procédé de fabrication très attrayant. L'objectif principal de cette maîtrise peut être divisé en 3 parties : (1) L'étude des paramètres électriques tels que les tension, gain, capacité d'attaque et puissance du circuit inverseur SET, (2) l'amélioration des performances de la logique SET grâce à la modification des paramètres physiques des SETs et de l'architecture de leurs circuits et (3) la présentation des résultats de mesures électriques.fr
dc.language.isofrfr
dc.publisherUniversité de Sherbrookefr
dc.rights© Damien Griveaufr
dc.subjectEmpilement sériefr
dc.subjectHystérésisfr
dc.subjectLogique complémentairefr
dc.subjectGain en tensionfr
dc.subjectInverseurfr
dc.subjectTransistor monoélectroniquefr
dc.titleMise en oeuvre de l'aspect démonstrateur des transistors mono-électroniquesfr
dc.typeMémoirefr
tme.degree.disciplineGénie électriquefr
tme.degree.grantorFaculté de géniefr
tme.degree.levelMaîtrisefr
tme.degree.nameM. Sc. A.fr


Files in this document

Thumbnail

This document appears in the following Collection(s)

Show simple document record