Conception et fabrication d’un transistor de puissance à architecture verticale de type normally˗off à base d’un réseau de nanofils de GaN

Abstract

Du fait de ses propriétés physiques remarquables, le nitrure de gallium (GaN) est un matériau très attrayant pour la fabrication de composants pour l’électronique de puissance en commutation et à haute température. En outre, les transistors HEMT à base de GaN sont les dispositifs les plus utilisés pour ces applications, dû à leur densité de courant élevée et leur faible résistance à l’état passant. Cependant, en raison de la conduction latérale dans ces structures et à l’absence d’un substrat accordé en paramètre de maille, le mode normally-off constitue toujours un défi. Les contraintes à ce développement sont principalement liées aux courants de fuite au niveau de la grille, de la couche tampon, ou à l’interface avec le substrat, ainsi que la dégradation des propriétés de transport causée par les effets d’auto-échauffement. C’est pourquoi, nous proposons une nouvelle approche d’un transistor MOSFET de puissance à conduction verticale basée sur une structure à nanofils à base de GaN. Ce concept permet non seulement une dissipation thermique optimale mais aussi une commande parfaite du canal conducteur via une grille enrobante et isolée. L’objectif étant de les réaliser sur substrat de silicium afin d’assurer un bas coût, reproductible, fiable et capable de fonctionner dans des environnements hostiles. Pour relever ces défis, une simulation numérique d’un transistor vertical à base d’un nanofil de GaN est réalisée au moyen de l’outil TCAD-Sentaurus afin d’optimiser les paramètres géométriques et physiques du dispositif afin d’obtenir un mode normally-off, stable à fort champ. Pour cela, la structure a été optimisée en prenant en compte certains états de surface, de manière à minimiser les courants de fuite à l’état bloquant et la résistance à l’état passant RON, de façon à maximiser la tension de claquage. Deux approches différentes peuvent être mises en œuvre pour élaborer ces nanostructures. La première est l’approche descendante (top-down), faisant appel à la gravure de la surface de l’homo-structure, permet de contrôler à la fois le diamètre, la longueur (hauteur) et la densité des nanofils. Cette approche est particulièrement adaptée pour révéler les plans réticulaires verticaux par voie chimique et donc minimiser les états électroniques de surface du MOSFET. La seconde approche dite ascendante (bottom-up) correspond à réaliser une croissance épitaxiale compliante de nanofils de GaN au travers un masque de nano/micro-trous dans un diélectrique, sur un substrat de silicium. La technique de croissance utilisée dans cette étude est l’épitaxie par jets moléculaires (MBE) assistée par plasma, laquelle assure dans cette configuration une croissance de nanofils exempt de dislocations traversantes. Ces procédés laissent entrevoir une amélioration drastique des performances électroniques de ces composants. Les différentes étapes de la microfabrication du transistor par l’approche descendante ont été développées (dépôt de l’oxyde de grille, des couches de séparation, de la métallisation de grille et des contacts de source/drain, etc.).

Abstract: Due to its outstanding physical properties, gallium nitride (GaN) is an attractive material to lead the industry of power devices and high temperature switching. Furthermore, GaN-based HEMTs are the most widely used devices for these applications due to their high current density and low on-state resistance. However, because of the lateral conduction in these structures as well as the absence of lattice-matched substrate, the normally-off mode is still difficult to achieve. The obstacles to this development are mainly related to the leakage currents at the gate, the buffer layer, or at the interface with the substrate, as well as the degradation of the transport properties caused by self-heating effects. Therefore, we propose a new vertical conduction power MOSFET approach based on a GaN-based nanowire structure. This concept allows optimal thermal dissipation and perfect control of the conductive channel via a surrounding and isolated gate (GAA). The objective is to realize them on silicon substrate ensuring a low cost, reproducible, reliable, and able to operate in hostile environments. To meet these challenges, a numerical simulation of a vertical power transistor based on a single GaN nanowire is performed using the TCAD-Sentaurus simulator in order to optimize the geometrical and physical parameters of the device, to achieve a stable normally-off mode at high electric field. For this purpose, the structure has been optimized by considering surface states so as to minimize the leakage currents in the off-state and the on-state resistance (RON), then to maximize the breakdown voltage. Two technical approaches are used to elaborate these nanostructures. The first one is the top-down approach, which involved the etching of the homo-structure surface, allowing to control the diameter, the length (height) and the density of the nanowires. This approach is particularly suitable to reveal the vertical reticular planes by chemical process and thus minimizing the electronic surface states of the MOSFET. The second approach, called bottom-up, involves a compliant epitaxial growth of GaN nanowires through a mask of nano/micro-holes in a dielectric on a Si substrate. The technique used in this study is plasma-assisted molecular beam epitaxy (MBE), which ensures the growth of threading dislocation free nanowires. These processes promise a drastic improvement of the electronic performances of these components. The different steps of the microfabrication of the transistor by the top-down approach have been developed (deposition of gate oxide, separation layers, gate metallization and source/drain contacts, etc.).