• Français
    • English
  • Français 
    • Français
    • English
  • Login
View Document 
  •   Savoirs UdeS Home
  • Génie
  • Génie – Thèses
  • View Document
  •   Savoirs UdeS Home
  • Génie
  • Génie – Thèses
  • View Document
JavaScript is disabled for your browser. Some features of this site may not work without it.

Browse

All of Savoirs UdeSDomains & CollectionsBy Issue DateAuthorsTitlesSubjectsDirectorsThis CollectionBy Issue DateAuthorsTitlesSubjectsDirectors

My Account

Login

Statistics

View Usage Statistics

Étude et fabrication de transistors mono-électroniques à température d'opération étendue

Thumbnail
View/Open
NR48545.pdf (1.688Mb)
Publication date
2008
Author(s)
Dubuc, Christian
Subject
Transistor
 
Mono-électronique
 
Température d'opération
 
Nanotechnologie
 
Caractérisation électrique
 
Microfabrication
 
Single-electron
 
SET
Show full document record
Abstract
Ce travail porte sur le développement d'un procédé de fabrication de transistor monoélectronique {single-electron transistor, SET). II dresse un portrait de l'état de l’art actuel et met en lumière un manque dramatique de marge d'opération dans le fonctionnement de ces dispositifs. Cette problématique est présentée comme une des limites majeures aux espoirs de développement commercial de cette technologie. La thèse propose d'aller chercher la marge de manoeuvre manquante par un procédé de fabrication qui exploite le contrôle des dimensions verticales des dispositifs. Les résultats montreront que si les approches actuelles 2D semblent avoir atteint leurs limites physiques, l'approche 3D permet d'accéder à des températures d'opération encore insoupçonnées jusqu'à présent. L'impact est important, puisqu'une analyse de la thèse conclura que, même en tenant compte des pires fluctuations du procédé de fabrication, les SETs issus du concept 3D conservent une marge d'opération appréciable. La gamme de température d'opération obtenue est semblable aux transistors à effet de champ conventionnels (field effect transistor, FET) et on peut penser qu'il serait ainsi possible d'utiliser les deux technologies simultanément sur un même substrat afin de créer de nouvelles fonctionnalités issues de cette technologie hybride SET/FET.
URI
http://savoirs.usherbrooke.ca/handle/11143/1837
Collection
  • Génie – Thèses [848]

DSpace software [version 5.4 XMLUI], copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback
 

 


DSpace software [version 5.4 XMLUI], copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback