Show simple document record

Other titre : Cryogenic study of FD-SOI CMOS nano-structures

dc.contributor.advisorDrouin, Dominique
dc.contributor.advisorPioro-Ladrière, Michel
dc.contributor.authorRohrbacher, Claudefr
dc.date.accessioned2019-09-19T18:32:10Z
dc.date.available2019-09-19T18:32:10Z
dc.date.created2019fr
dc.date.issued2019-09-19
dc.identifier.urihttp://hdl.handle.net/11143/15999
dc.description.abstractLes qubits à base de spin dans le silicium sont envisagés en tant que candidat pour la fabrication d’un ordinateur quantique. La compatibilité du silicium avec l’industrie microélectronique permet de profiter de l’expertise de celle-ci pour fabriquer industriellement des systèmes quantiques. Cette compatibilité permet également de co-intégrer l’électronique de contrôle avec les systèmes quantiques à température cryogénique. La première étape pour le contrôle des qubits de spin est la fabrication de boites quantiques. Cependant, les architectures actuelles de boites quantiques reposent sur des procédés de fabrication non compatible avec les procédés industriels. Il est donc nécessaire de développer de nouvelles architectures adaptées aux contraintes de l’industrie. De plus, pour espérer co-intégrer l’électronique de contrôle a température cryogénique il est nécessaire de connaitre les propriétés des transistors à 10 mK. Or la plupart des caractérisations expérimentales et modèles théoriques de transistors à basse température publiée par la communauté s’arrêtent à 4 K. Ce projet présente l’étude de dispositifs entièrement fabriqués en fonderie industrielle en utilisant la technologie 28 nm FD-SOI (Fully Depleted Silicon on Insulator) de STMicroelectronics. Deux architectures sont étudiées, une architecture à nanofil, semblable à un transistor, pour la caractérisation des structures MOS à basse température, et une architecture à grille scindée pour la formation de boites quantiques par confinement électrostatique. L’étude comprend la caractérisation des propriétés de transfert des dispositifs à 1.5 K et 10 mK incluant l’évolution de la mobilité, de la tension de seuil, de la pente sous le seuil et de l’effet de coude. Des mesures de capacité des nanostructures ont également été réalisées à 20 mK à l’aide d’un circuit de pont capacitif. L’étude comprend également la formation de boites quantiques dans les dispositifs. On démontre ainsi la formation de boites quantiques dans deux régimes différents à 1.5 K et 10 mK. Plusieurs dispositifs ont été testés dans ce projet de démontrer la reproductibilité des architectures. Ces résultats représentent les premières étapes vers l’obtention de qubits de spin dans le silicium fabriqués industriellement et vers le développement de système électronique intégré performant à basse température.fr
dc.description.abstractAbstract: Silicon spin qubits, with their long coherence time and their compatibility with CMOS industrial technology shows great promise for large scale quantum computing and cointegration of classical control electronic with quantum systems at cryogenic temperature. The first step to achieve spin qubits is to control the fabrication of quantum dots in silicon. However, current quantum dots architectures are not compatible with processes used in industrial foundry. Therefore, it is necessary to develop new architectures that best fit industrial constraint. Moreover, co-integrating electronics with quantum system requires characterisation of transistor properties at 10 mK. Unfortunately, most experimental characterisation of transistors at low temperature stop at 4 K and the lack of theoretical model at such temperature hinders the development of cryogenic electronic. In this contextwe study here devices entirely fabricated within industrial foundry using the 28 nm FD-SOI (Fully Depleted Silicon on Insulator) technological node from STMicroelectronics. Two different architectures are studied, a Wire Gate architecture design to operate as a transistor and a Split Gate architecture design to host quantum dots. This study includes the characterization of transfer properties of transistors such as mobility, threshold voltage, subthreshold swing and kink effect at 1.5 k and 10 mK. Capacitance measurements of nanoscale devices where also performed at cryogenic temperature using a capacitance bridge circuit with hundreds of attofarads of resolution. We explore various regimes in gate voltage space and demonstrate reproducible operation of multiples devices at 1.5K and 10mK. We identify various regime for formation of quantum dots including electrostatic single and double quantum dots. These results represent the first step towards spin qubits in silicon built using standard industrial process and towards the development of efficient electronic systems at cryogenic temperatures.fr
dc.language.isofrefr
dc.publisherUniversité de Sherbrookefr
dc.rights© Claude Rohrbacherfr
dc.rightsAttribution - Pas d’Utilisation Commerciale - Pas de Modification 2.5 Canada*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/2.5/ca/*
dc.subjectFD-SOIfr
dc.subjectCMOSfr
dc.subjectBoites quantiques en siliciumfr
dc.subjectSilicon quantum dotsfr
dc.subjectCryogenic electronicfr
dc.subjectÉlectronique cryogéniquefr
dc.titleÉtude cryogénique de nano-structures FD-SOI CMOSfr
dc.title.alternativeCryogenic study of FD-SOI CMOS nano-structuresfr
dc.typeMémoirefr
tme.degree.disciplineGénie électriquefr
tme.degree.grantorFaculté de géniefr
tme.degree.levelMaîtrisefr
tme.degree.nameM. Sc. A.fr


Files in this document

Thumbnail
Thumbnail

This document appears in the following Collection(s)

Show simple document record

© Claude Rohrbacher
Except where otherwise noted, this document's license is described as © Claude Rohrbacher